Beschreibung

Verfahren zum Herstellen von Halbleiterchips

Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips, insbesondere von strahlungs- emittierenden Halbleiterchips, mit jeweils mindestens einem epitaktisch hergestellten funktionellen Halbleiterschichtstapel.

Die vorliegende Patentanmeldung nimmt die Priorität der Deutschen Patentanmeldung mit dem Aktenzeichen 103 28 543.1 (Prioritätsdatum: 24.06.2003) in Anspruch, deren Offenbarungsgehalt hiermit durch Rückbezug in diese Anmeldung aufgenommen

15 wird.

Für die Erhöhung des internen Wirkungsgrades von auf Nitrid-III/V-Verbindungshalbleitermaterial basierenden strahlungsemittierenden Halbleiterstrukturen, insbesondere von auf GaN-Halbleitermaterial basierenden strahlungsemittierenden Halb-20 leiterstrukturen, ist eine der Hauptvoraussetzungen die Reduzierung der Defektdichte im Nitrid-Halbleitermaterial. Dafür ist die vielversprechendste Methode die Bereitstellung von Aufwachsoberflächen aus dem gleichen Materialsystem wie die jeweilig epitaktisch aufzuwachsende strahlungsemittierende 25 Halbleiterstruktur. In vielen Fällen sind entsprechende Substrate nur schwer verfügbar und überdies nur mit hohem technischen Aufwand herstellbar und daher deutlich teurer als die üblicherweise verwendeten alternativen Substrate, wie beispielsweise aus SiC-Substrate und Saphir-Substrate für auf 30

Unter die Gruppe von auf Nitrid-III/VVerbindungshalbleitermaterial basierenden strahlungsemittierenden Halbleiterstrukturen fällt im vorliegenden Zusammenhang insbesondere jede für ein strahlungsemittierendes Halbleiterbauelement geeignete Halbleiterstruktur, die eine

GaN basierende strahlungsemittierende Halbleiterstrukturen.

2

Schichtenfolge aus unterschiedlichen Einzelschichten aufweist und die mindestens eine Einzelschicht enthält, die ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise aus dem Nitrid-III/V-Verbindungshalbleitermaterialsystem In_xAl_yGa_{1-x-y}N mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x+y ≤ 1, aufweist. Dies schließt natürlich nicht aus, dass neben In, Al und/oder Ga und N in der Zusammensetzung auch weitere Elemente enthalten sein können. Eine solche Halbleiterstruktur kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von Halbleiterchips bereitzustellen, das mit möglichst geringem Substrataufwand ein Aufwachsen der gewünschten Halbleiterschichtfolge auf einer Aufwachsoberfläche aus dem gleichen oder einem ähnlichen Materialsystem wie dasjenige, aus dem die jeweils epitaktisch aufzuwachsende Halbleiterschichtenfolge stammt, ermöglicht.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.

Vorteilhafte Ausgestaltungen des Verfahrens sind in den Unteransprüchen 2 bis 16 angegeben.

25

Bei einem Verfahren gemäß der Erfindung wird ein Aufwachssubstratwafer mit einem Hilfsträgerwafer verbunden. Der Aufwachssubstratwafer umfaßt dabei im Wesentlichen Halbleitermaterial aus einem insbesonderer hinsichtlich Gitterparameter
gleichen oder ähnlichen Halbleitermaterialsystem wie dasjenige, auf dem die Halbleiterschichtfolge für die funktionellen
Halbleiterschichtstapel basiert. Der Hilfsträgerwafer ist für
energiereiche elektromagnetische Strahlung, insbesondere für
Laserstrahlung durchlässig.

WO 2005/004231

Im Aufwachssubstratwafer wird eine parallel zur Verbindungsebene zwischen dem Aufwachssubstratwafer und dem Hilfsträgerwafer liegende Trennzone ausgebildet, entlang der nach dem
Aufbringen auf den Hilfsträgerwafer ein Teil des Aufwachssubstratwafers abgetrennt wird, so dass auf dem Hilfsträgerwafer nur noch ein Teil des Aufwachssubstratwafers verbleibt.
Der abgetrennte Teil des Aufwachssubstratwafers kann vorteilhafterweise für die Herstellung von weiteren Hilfsträgerwafer/Aufwachssubstratwafer-Verbunden verwendet werden.

Nach dem teilweisen Abtrennen des Aufwachssubstratwafers wird die Trennfläche des auf dem Hilfsträgerwafer verbliebenen Teiles des Aufwachssubstratwafers zu einer Aufwachsfläche für ein nachfolgendes epitaktisches Aufwachsen einer Halbleiterschichtenfolge der Halbleiterschichtstapel ausgebildet.

Auf diese Aufwachsoberfläche wird wiederum nachfolgend die Halbleiterschichtfolge für die Halbleiterschichtstapel epitaktisch aufgewachsen.

Nach diesen Verfahrensschritten wird auf die Halbleiterschichtenfolge ein Chipsubstratwafer aufgebracht und der Hilfsträgerwafer abgetrennt.

25

30

10

15

20

Vor dem Aufbringen des Chipsubstratwafers auf die Halbleiterschichtenfolge kann, falls vorgesehen, eine metallische Kontaktschicht und/oder, wie für die Herstellung von Dünnschicht-Leuchtdiodenchips erforderlich, eine reflektierende Schicht oder Schichtenfolge aufgebracht.

Schließlich können auf die Halbleiterschichtenfolge auf ihrer vom Chipsubstratwafer abgewandten Seite elektrische Kontaktschichten, beispielsweise in Form von Kontakt-

35 Metallisierungen aufgebracht werden, bevor dann der Verbund von Halbleiterschichtenfolge und Chipsubstratwafer zu voneinander getrennten Halbleiterchips vereinzelt wird.

4

Bei einer zweckmäßigen Ausführungsform wird bereits vor dem Aufbringen des Chipsubstratwafers die Halbleiterschichtenfolge zu einer Mehrzahl von nebeneinander auf dem Hilfsträgerwafer angeordneten epitaktischen Halbleiterschichtstapeln strukturiert. Danach können zumindest Flanken der epitaktischen Halbleiterschichtstapel zumindest teilweise mit Passivierungsmaterial versehen werden. Weiterhin kann bei Bedarf vor dem Aufbringen des Chipsubstratwafers die epitaktische Halbleiterschichtenfolge mit einer elektrischen Kontaktschicht versehen werden.

Die Trennzone wird bevorzugt mittels Ionen-Implantation, beispielsweise von Wasserstoff, erzeugt.

15

20

10

5

Das Trennen des Verbundes aus Hilfsträgersubstrat und Aufwachssubstrat entlang der Trennzone erfolgt vorzugsweise mittels thermischem Absprengen. Ein solches Verfahren ist beispielsweise aus der US 5,374,564 und aus der US 6,103,597 bekannt, deren Offenbarungsgehalt insofern hiermit zur Rückbezug aufgenommen wird.

Nach dem Aufbringen der Halbleiterschichtfolge, ggf. deren weiterer Prozessierung und dem Aufbringen des Chipsubstratwafers erfolgt ein Abtrennen des Hilfsträgerwafers. Dies wird bevorzugt mittels eines Laser-Abhebeverfahrens durchgeführt. Der Hilfsträgerwafer wird dabei im Wesentlichen vollständig von der Halbleiterschichtenfolge bzw. von den Halbleiterschichtenfolge bzw. von den Halbleiterschichtstapeln abgetrennt.

30

35

Unter "im Wesentlichen vollständig" ist zu verstehen, dass der Hilfsträgerwafer insoweit abgetrennt wird, dass auf der Halbleiterschichtenfolge bzw. auf den Halbleiterschichtstapeln nur noch solche Reste des Hilfsträgerwafers verbleiben, die keine oder nur eine vernachlässigbar geringe Beeinträchtigung der Halbleiterschichtenfolge bzw. der Halbleiterschichtstapel hervorrufen können. Vorzugsweise wird der

5

Hilfsträgerwafer vollständig abgetrennt.

Der Hilfsträgerwafer ist beispielsweise für elektromagnetische Strahlung mit Wellenlängen unterhalb von 360 nm durchlässig ist.

Der Hilfsträgerwafer ist hinsichtlich seines thermischen Ausdehnungskoeffizienten vorzugsweise an den Aufwachssubstratwafer angepasst.

10

5

Der Hilfsträgerwafer muss vorteilhafterweise bei einem Verfahren gemäß der Erfindung nicht möglichst einkristallin sein und ist vorzugsweise polykristallin.

Die Verbindung zwischen dem Aufwachssubstratwafer und dem Hilfsträgerwafer kann mit Vorteil vermittels Siliziumoxid hergestellt werden.

Bei einer Halbleiterschichtenfolge auf der Basis von GaN ba-20 siert das Material des Aufwachssubstratwafers vorzugsweise ebenfalls auf GaN. Der Hilfsträgerwafer kann dabei vorzugsweise aus Saphir und/oder AlN bestehen.

Die Aufwachsfläche für die Halbleiterschichtfolge wird mit 25 Vorteil mittels Ätzen und/oder Schleifen für das epitaktische Aufwachsen präpariert.

Ein Verfahren gemäß der Erfindung eignet sich insbesondere für die Herstellung von defektreduzierten Halbleiterstruktu-30 ren, insbesondere von defektreduzierten Halbleiterstrukturen auf Basis von Nitrid-III/V-Verbindungshalbleitermaterial.

Unter die Gruppe von auf Nitrid-III/VVerbindungshalbleitermaterial basierenden strahlungsemittierenden Halbleiterstrukturen fällt im vorliegenden Zusammenhang insbesondere jede für ein strahlungsemittierendes Halbleiterbauelement geeignete Halbleiterstruktur, die eine

6

Schichtenfolge aus unterschiedlichen Einzelschichten aufweist und die mindestens eine Einzelschicht enthält, die ein Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise aus dem Nitrid-III/V-Verbindungshalbleitermaterialsystem $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$ mit $0 \le x \le 1$, $0 \le y \le 1$ und $x+y \le 1$, aufweist. Eine Halbleiterstruktur auf Basis von GaN weist beispielsweise mindestens eine Halbleiterschicht auf, die $\text{In}_x\text{Al}_y\text{Ga}_{1-x-y}\text{N}$ mit $0 \le x \le 1$, $0 \le y \le 1$ und $x+y \le 1$ enthält.

Dies schließt natürlich nicht aus, dass neben In, Al und/oder

Ga und N in der Zusammensetzung auch weitere Elemente enthalten sein können. Eine solche Halbleiterstruktur kann beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Strukur) aufweisen. Solche Strukturen sind dem Fachmann bekannt und werden von daher an dieser Stelle nicht näher erläutert.

Der während des Verfahrens abgetrennte Teil des Aufwachssubstratwafers wird vorzugsweise zur Herstellung weiterer Halbleiterchips verwendet und dazu mit einem weiteren Hilfsträgerwafer verbunden, von dem dann entsprechend der oben geschilderten Vorgehensweise wiederum ein Teil abgetrennt wird. Dies kann vorteilhafterweise mehrfach wiederholt werden, so lange bis der Aufwachssubstratwafer aufgebraucht ist.

20

25

30

35

Die Halbleiterschichtenfolge kann beispielsweise mittels metallorganischer Dampfphasenepitaxie (MOVPE), Molekularstrahlepitaxie (MBE) und/oder Flüssigphasenepitaxie (LPE) oder mittels einer anderen herkömmlichen Methode hergestellt werden.

Durch die oben erläuterte Kombination des thermischen Abtrennens von Teilen eines Aufwachssubstratwafers beispielsweise aus GaN mittels implantierter Trennzone mit einem Laser-Liftoff eines Hilfsträgerwafers für einen beim thermischen Abtrennen verbleibenden Teil des Aufwachssubstratwafers können insbesondere Hochleistungs-Leuchtdioden preisgünstig auf

7

hochwertigen GaN-Quasisubstraten hergestellt werden. Außerdem kann die GaN-basierte Dünnfilm-Technologie zur Herstellung von Leuchtdioden durch Verwendung von defektreduzierten und gitterangepassten GaN-Quasisubstraten optimiert werden.

5 .

Weitere Vorteile, Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1a bis 2h erläuterten Ausführungsbeispielen. Es zeigen:

10

Figur 1a bis 1i eine schematische Darstellung des Verfahrens gemäß einem ersten Ausführungsbeispiel und

Figur 2a bis 2h eine schematische Darstellung des Verfahrens 15 gemäß einem zweiten Ausführungsbeispiel.

In den Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit dem gleichen Bezugszeichen versehen. Die schematischen Darstellungen sind nicht als maßstabsgerecht zu betrachten.

Bei dem Verfahren gemäß dem ersten Ausführungsbeispiel wird eine Mehrzahl von Leuchtdiodenchips auf Basis von Nitrid-III/V-Verbindungshalbleitermaterial hergestellt.

25

20

Es wird zunächst in einem Aufwachssubstratwafer 1 aus Nitridbasiertem Material, beispielsweise aus GaN, bereitgestellt.

In dem Aufwachssubstratwafer 1 wird eine im Wesentlichen parallel zu einer Hauptfläche 100 des Aufwachssubstratwafers

30 liegende Trennzone 4 ausgebildet (vgl. Figur 1a). Dies erfolgt vorzugsweise mittels Ionen-Implantation (beispielsweise
von Wasserstoff) durch die Hauptfläche 100 des Aufwachssubstratwafers 1 (angedeutet durch die Pfeile 3) hindurch.
Die Trennzone 4 befindet sich hierbei im mit Ionen implantierten Bereich des Aufwachssubstratwafers 1. Ein derartiges
Verfahren ist prinzipiell beispielsweise aus der US 5,374,564
und aus der US 6,103,597 bekannt.

8

Nachfolgend wird der Aufwachssubstratwafer 1 mit einem Hilfsträgerwafer 2 verbunden, und zwar vorzugsweise mit der Hauptfläche 100 zum Hilfsträgerwafer 2 hin gerichtet (vgl. Figur 1b).

Der Hilfsträgerwafer 2 ist für eine energiereiche elektromagnetische Strahlung, insbesondere für Laserstrahlung, die für ein späteres Laser-Abhebeverfahren (wie weiter unten erläutert) verwendet wird, durchlässig. Bevorzugt ist der Hilfsträgerwafer 2 für einen Wellenlängenbereich unterhalb von 360 nm durchlässig. Vorzugsweise ist der Hilfsträgerwafer 2 hinsichtlich seines thermischen Ausdehnungskoeffizienten an den Aufwachssubstratwafer 1 angepasst.

15

20

25

5

Der Hilfsträgerwafer 2 besteht beispielsweise im Wesentlichen aus Saphir und/oder AlN. Der Hilfsträgerwafer 2 kann vorteilhafterweise polykristallin sind. Die Verbindung zwischen dem Aufwachssubstratwafer 1 und dem Hilfsträgerwafer 2 kann beispielsweise vermittels Siliziumoxid hergestellt werden.

Danach wird ein aus Sicht der Trennzone 4 vom Hilfsträgerwafer 2 abgewandter Teil 11 des Aufwachssubstratwafers 1 entlang der Trennzone 4 abgetrennt, vorzugsweise thermisch abgesprengt (vgl. Figur 1c). Ein derartiges Verfahren ist prinzipiell beispielsweise wiederum aus der US 5,374,564 und aus der US 6,103,597 bekannt.

Die durch den im vorigen Absatz erläuterten Trennprozess

freigelegte Trennfläche des auf dem Hilfsträgerwafer 2 verbliebenen Teiles 12 des Aufwachssubstratwafers 1 wird nachfolgend beispielsweise mittels Ätzen und/oder Schleifen derart präpariert, dass sie sich als Aufwachsfläche 121 für ein epitaktisches Aufwachsen einer Halbleiterschichtenfolge 5 für die vorgesehenen Halbleiterstrukturen eignet.

9

Die Halbleiterschichtenfolge 5 wird nachfolgend beispielsweise mittels metallorganischer Dampfphasenepitaxie (MOVPE) auf die Aufwachsfläche 121 aufgewachsen (vgl. Figur 1d).

Auf die vom Hilfsträgersubstrat 2 abgewandte Seite der Halbleiterschichtenfolge 5 wird eine beispielsweise metallische
elektrische Kontaktschicht 6 aufgebracht. Diese Kontaktschicht 6 kann zum Beispiel aus einem herkömmlichen für das
vorliegende Halbleitermaterialsystem geeigneten Kontaktschichtmaterial bestehen. Solche Kontaktschichtmaterialien
sind dem zuständigen Fachmann bekannt und werden von daher an
dieser Stelle nicht näher erläutert. Zusätzlich kann, wie es
beispielsweise für die Herstellung von so genannten Dünnschicht-Leuchtdiodenchips erforderlich ist, zwischen Halbleiterschichtenfolge 5 und Kontaktschicht 6 oder auf die Kontaktschicht 6 eine reflektierende Schicht (nicht gezeigt)
aufgebracht werden.

Danach wird die Halbleiterschichtenfolge 5 beispielsweise 20 mittels Maskieren und Ätzen zu einer Mehrzahl von Halbleiterschichtstapel 51 (Mesen) strukturiert (vgl. Figur 1e).

Auf die Flanken der Halbleiterschichtstapel 51 wird nachfolgend eine Passivierungsschicht 9 aufgebracht. Auch diese kann aus einem herkömmlichen für das vorliegende Halbleitermaterialsystem geeigneten Passivierungsmaterial bestehen. Solche Passivierungsmaterialien sind dem zuständigen Fachmann wiederum geläufig und werden von daher an dieser Stelle nicht näher erläutert.

30

35

25

Nach diesen Prozess-Schritten werden die Halbleiterschichtstapel 51 auf ihrer vom Hilfsträgersubstrat 2 abgewandten Seite beispielsweise durch Bonden mit einem mechanisch vergleichsweise stabilen Chipsubstratwafer 7 verbunden (Figur 1f). Dieser besteht beispielsweise aus Ge, kann aber auch aus einem anderen geeigneten elektrisch leitfähigen Chipträgerma-

10

terial bestehen. Ein Beispiel hierfür ist GaAs. Ebenso eignen sich prinzipiell auch Metalle wie Mo oder Au.

Danach erfolgt durch den Hilfsträgerwafer 2 hindurch mittels Laserstrahlung (in Figur 1g angedeutet durch die Pfeile 10) 5 ein Abheben des Hilfsträgerwafers 2 von den Halbleiterschichtstapeln 51. Dazu kann entweder die Verbindungsschicht zwischen Hilfsträgerwafer und dem verbliebenen Teil des Aufwachssubstratwafers, beispielsweise eine Siliziumoxid-Bondschicht, oder eine an der Grenzfläche zur oder in der Nä-10 he der Verbindungsschicht befindliche Halbleiterschicht selektiv thermisch zersetzt werden. Optional kann vor dem Verbinden des Hilfsträgerwafers 2 mit dem Aufwachssubstratwafer 1 auf den Hilfsträgerwafer 2 eine Opferschicht aufgebracht werden, die dann bei diesem Abhebeschritt vermittels der La-15 serstrahlung zersetzt wird.

Thermische Spannungen in der Struktur während der Bestrahlung mittels Laserstrahlung erleichtern dabei die Rissausbreitung in der Bondebene.

Geeignete Laser-Abhebe-Verfahren (auch Laser-Liftoff-Verfahren genannt) sind beispielsweise aus der WO 98/14986 bekannt, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.

20

25

30

Nach dem Abheben des Hilfsträgerwafers 2 wird die dadurch freigelegte Seite der Halbleiterschichtstapel 51 fertigprozessiert. Hierbei können beispielsweise elektrische Kontaktstrukturen 8 aufgebracht, eine Aufrauhung erzeugt und/oder eine Passierungsschicht aufgebracht werden (vgl. Figur 1h).

Schließlich wird der Verbund aus Halbleiterschichtstapeln 51 und Chipträgerwafer 7 beispielsweise mittels Sägen und/oder Brechen des Chipträgersubstratwafers 7 zwischen den Halbleiterschichtstapeln 51 zu einzelnen Leuchtdiodenchips 20 vereinzelt (vgl. Figur 1 i).

11

Bei dem zweiten Ausführungsbeispiel entsprechen die Verfahrensschritte bis zum Aufbringen der epitaktischen Halbleiterschichtenfolge 5 (vgl. Figuren 2a bis 2d) den entsprechenden Verfahrensschritten des ersten Ausführungsbeispieles (vgl. Figuren 1a bis 1d).

5

35

Im Unterschied zum ersten Ausführungsbeispiel wird die Halbleiterschichtenfolge 5 gegebenenfalls falls erforderlich in10 klusive Kontaktsicht 6 und in den nicht vor dem Aufbringen
des Chipträgersubstratwafers 7 zu Halbleiterschichtstapel 51
strukturiert, sondern erst nach Aufbringen des Chipträgersubstratwafers 7 (vgl. Figur 2e) und Abtrennen des Hilfsträgerwafers 2 (vgl. Figur 2f). Die Kontaktschicht 6 ist in Fi15 gur 2d nur gestrichelt angedeutet und in den Figuren 2e bis
2h weggelassen, da sie beim konkreten Beispiel nicht erforderlich ist.

Das Aufbringen des Chipträgersubstratwafers 7 und das Abtren-20 nen des Hilfsträgerwafers 2 erfolgt analog zu den entsprechenden Verfahrensschritten des oben beschriebenen ersten Ausführungsbeispieles.

Nach dem Abtrennen des Hilfsträgersubstrats 2 wird die epitaktische Halbleiterschichtenfolge 5 zu einzelnen Halbleiterschichtstapeln 51 strukturiert und werden auf die Halbleiterschichtstapel 51 elektrische Kontaktschichten 81,82 aufgebracht (vgl. Figur 2g). Dies kann mittels herkömmlicher Masken- und Ätztechnik bzw. Metallisierungstechnik erfolgen.

Schließlich wird der Verbund aus Halbleiterschichtstapeln 51 und Chipträgerwafer 7 beispielsweise mittels Sägen und/oder Brechen des Chipträgersubstratwafers 7 zwischen den Halbleiterschichtstapeln 51 zu einzelnen Leuchtdiodenchips 20 vereinzelt (vgl. Figur 2h).

12

Die Erfindung ist selbstverständlich nicht durch die beispielhafte Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von einzelnen Merkmalen der verschiedenen Patentansprüche oder der verschiedenen Ausführungsbeispiele untereinander beinhaltet, auch wenn das betreffende Merkmal oder die betreffende Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

10

5

25

13

Patentansprüche

- 1. Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips (20), insbesondere von strahlungsemittierenden Halbleiterchips, mit jeweils mindestens einem epitaktisch hergestellten funktionellen Halbleiterschichtstapel (51), das folgende Verfahrensschritte umfaßt:
 - Bereitstellen eines Aufwachssubstratwafers (1), der im Wesentlichen Halbleitermaterial aus einem hinsichtlich
- Gitterparameter gleichen oder ähnlichen Halbleitermaterialsystem umfaßt wie dasjenige, auf dem eine Halbleiterschichtenfolge (5) für die funktionellen Halbleiterschichtstapel (51) basiert,
- Ausbilden einer parallel zu einer Hauptfläche (100) des Aufwachssubstratwafers (1) liegende Trennzone (4) im Aufwachssubstratwafer (1),
 - Verbinden des Aufwachssubstratwafers (1) mit einem Hilfsträgerwafer (2),
- Abtrennen eines aus Sicht der Trennzone (4) vom 20 Hilfsträgerwafer (2) abgewandten Teiles (11) des Aufwachssubstratwafers (1) entlang der Trennzone (4),
 - Ausbilden einer Aufwachsfläche (121) auf dem auf dem Hilfsträgerwafer (2) verbliebenen Teil (12) des Aufwachssubstratwafers für ein nachfolgendes epitaktisches Aufwachsen einer Halbleiterschichtenfolge (5),
- Epitaktisches Aufwachsen der Halbleiterschichtenfolge (5) auf die Aufwachsfläche (121),
 - Aufbringen eines Chipsubstratwafers (7) auf die Halbleiterschichtenfolge (5),
- Abtrennen des Hilfsträgerwafers (2), und
 Vereinzeln des Verbundes von Halbleiterschichtenfolge
 (5) und Chipsubstratwafer (7) zu voneinander getrennten
 Halbleiterchips (20).
- 35 2. Verfahren nach Anspruch 1, bei dem vor dem Aufbringen des Chipsubstratwafers (7) die Halbleiterschichtenfolge (5) zu einer Mehrzahl von nebeneinander auf dem Hilfsträgerwafer

14

- (2) angeordneten epitaktischen Halbleiterschichtstapeln
- (51) strukturiert wird.
- Verfahren nach Anspruch 2, bei dem zumindest Flanken der
 epitaktischen Halbleiterschichtstapel (51) zumindest teilweise mit Passivierungsmaterial (9) versehen werden.
- Verfahren nach mindestens einem der Ansprüche 1 bis 3, bei dem vor dem Aufbringen des Chipsubstratwafers (7) die epitaktische Halbleiterschichtenfolge (5) mit einer elektrischen Kontaktschicht (6) versehen wird.
- Verfahren nach mindestens einem der Ansprüche 1 bis 4, bei dem die Trennzone (4) mittels Ionen-Implantation erzeugt
 wird.
 - 6. Verfahren nach Anspruch 5, bei dem Wasserstoff implantiert wird.
- Verfahren nach mindestens einem der Ansprüche 1 bis 6, bei dem der aus Sicht der Trennzone (4) vom Hilfsträgerwafer (2) abgewandte Teil (11) des Aufwachssubstratwafers (1) entlang der Trennzone (4) thermisch abgesprengt wird.
- 8. Verfahren nach mindestens einem der Ansprüche 1 bis 7, bei dem der Hilfsträgerwafer (2) für elektromagnetische Strahlung mit Wellenlängen unterhalb von 360 nm durchlässig ist.
- 9. Verfahren nach mindestens einem der Ansprüche 1 bis 8, bei dem der Hilfsträgerwafer für energiereiche elektromagnetische Strahlung, insbesondere für Laserstrahlung durchlässig ist.
- 10. Verfahren nach Anspruch 9, bei dem der Hilfsträgerwafer(2) mittels eines Laser-Abhebeverfahrens von der Halbleiterschichtenfolge (5) bzw. von den Halbleiterschichtsta-

15


peln (51) abgetrennt wird.


5

10

15

- 11. Verfahren nach mindestens einem der Ansprüche 1 bis 10, bei dem der Hilfsträgerwafer (2) hinsichtlich seines thermischen Ausdehnungskoeffizienten an den Aufwachssubstratwafer (1) angepasst ist.
- 12. Verfahren nach mindestens einem der Ansprüche 1 bis 11, bei dem der Hilfsträgerwafer (2) polykristallin ist.
- 13. Verfahren nach mindestens einem der Ansprüche 1 bis 12, bei dem die Verbindung zwischen dem Aufwachssubstratwafer (1) und dem Hilfsträgerwafer (2) vermittels Siliziumoxid hergestellt wird.
- 14. Verfahren nach mindestens einem der Ansprüche 1 bis 13, bei dem die Halbleiterschichtenfolge (5) mindestens eine Halbleiterschicht auf der Basis von GaN umfasst und das Material des Aufwachssubstratwafers (1) ebenfalls auf GaN basiert.
 - Verfahren nach Anspruch 14, bei dem der Hilfsträgerwafer
 aus Saphir und/oder AlN besteht.
- 25 16. Verfahren nach mindestens einem der Ansprüche 1 bis 15, bei dem die Aufwachsfläche (121) mittels Ätzen und/oder Schleifen für das epitaktische Aufwachsen der Halbleiterschichtenfolge (5) präpariert wird.





ERSATZBLATT (REGEL 26)






FIG 1h








FIG 1i








ERSATZBLATT (REGEL 26)







A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/762 H01L33/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols) IPC $\,7\,$ H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal

Category •	Citation of document, with indication, where appropriate, of	Alta mala	7
	у мисте арргориате, от	the relevant passages	Relevant to claim No.
(WO 02/33760 A (HAERLE VOLKER BERTHOLD (DE); BADER STEFAN (DOMINIK) 25 April 2002 (2002- the whole document	1-16	
(WO 02/37556 A (COMMISSARIAT E ATOMIQUE ; ASPAR BERNARD (FR) ERIC (FR) 10 May 2002 (2002–0) the whole document	1–16	
,	WO 02/43112 A (GHYSELEN BRUNO FABRICE (FR); S O I TEC SILICE INSULATOR) 30 May 2002 (2002-the whole document	1-16	
	US 2003/113983 A1 (HENLEY FRAMAL) 19 June 2003 (2003-06-19) the whole document		1
X Furthe	or documents are listed to the	-/	
	er documents are listed in the continuation of box C.	Patent family members are listed	in annex.
A* document consider consider earlier do filing da document which is citation of document document document document dater tha	t which may throw doubts on priority claim(s) or cited to establish the publication date of another or other special reason (as specified) it referring to an oral disclosure, use, exhibition or eans it published prior to the international filing date but in the priority date claimed	 "T" later document published after the integration or priority date and not in conflict with cited to understand the principle or the invention "X" document of particular relevance; the cannot be considered novel or cannot involve an inventive step when the document of particular relevance; the cannot be considered to involve an indocument is combined with one or materials, such combination being obvious in the art. "&" document member of the same patent 	claimed invention but every underlying the claimed invention to be considered to cument is taken alone claimed invention wentive step when the one other such docuus to a person skilled
ate of the ac	ctual completion of the international search	Date of mailing of the international sea	
	October 2004	27/10/2004	
ame and ma	alling address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk	Authorized officer	
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Rodríguez-Gironés	M



	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
1	EP 1 244 139 A (MATSUSHITA ELECTRIC IND COLTD) 25 September 2002 (2002-09-25) paragraph '0029! - paragraph '0040!	8-10

Information on patent family members

International Application No T/DE2004/001329

Pai	tent document				1-C1/D	E2004/001329
cited	in search report		Publication date		Patent family member(s)	Publication date
	0233760	A	25-04-2002	DE CN WO WO EP JP TW US US	10051465 A1 1426603 T 1471733 T 0182384 A1 0233760 A1 1277240 A1 1327267 A1 2003532298 T 2004512688 T 567616 B 513818 B 2004056254 A1 2004033638 A1	02-05-2002 25-06-2003 28-01-2004 01-11-2001 25-04-2002 22-01-2003 16-07-2003 28-10-2003 22-04-2004 21-12-2003 11-12-2002 25-03-2004 19-02-2004
	0237556	Α	10-05-2002	FR AU CN EP WO JP TW US	2816445 A1 2373502 A 1473361 T 1344249 A1 0237556 A1 2004513517 T 513752 B 2004014299 A1	10-05-2002 15-05-2002 04-02-2004 17-09-2003 10-05-2002 30-04-2004 11-12-2002 22-01-2004
		Α	30-05-2002	FR AU CN EP WO JP TW US	2817394 A1 2203602 A 1478295 T 1344246 A2 0243112 A2 2004517472 T 536728 B 2004029359 A1	31-05-2002 03-06-2002 25-02-2004 17-09-2003 30-05-2002 10-06-2004 11-06-2003 12-02-2004
	2003113983	A1	19-06-2003	US US US US US US US US US US US US US U	2001026997 A1 6284631 B1 6033974 A 6291313 B1 5994207 A 6448152 B1 7685198 A 2290104 A1 1255237 T 0995227 A1 2001525991 T 9852216 A1 6391740 B1 6013567 A 6511899 B1 200215264 A1 2002055266 A1 6048411 A 6159824 A 5985742 A 6146979 A 6013563 A 6010579 A 6159825 A 6155909 A 6245161 B1	04-10-2001 04-09-2001 07-03-2000 18-09-2001 30-11-1999 10-09-2002 08-12-1998 19-11-1998 31-05-2000 26-04-2000 11-12-2001 19-11-1998 21-05-2002 11-01-2000 28-01-2003 22-08-2002 09-05-2002 11-04-2000 12-12-2000 16-11-1999 14-11-2000 01-12-2000 01-12-2000 01-12-2000 05-12-2000 12-06-2001

Information on patent family members

International Application No T/DE2004/001329

Potont desure est			1-017 0120047 001329	
Patent document cited in search report	Publication date		Patent family member(s)	Publication date
US 2003113983 A1		US US US US US US US US US	6162705 A 6290804 B1 2002081823 A1 6413837 B1 6528391 B1 6187110 B1 6294814 B1 2002106870 A1 6558802 B1 6335264 B1 6458672 B1 2002056519 A1	19-12-2000 18-09-2001 27-06-2002 02-07-2002 04-03-2003 13-02-2001 25-09-2001 08-08-2002 06-05-2003 01-01-2002 16-05-2002
EP 1244139 A	25-09-2002	EP JP US	1244139 A2 2003007616 A 2002137248 A1	25-09-2002 10-01-2003 26-09-2002

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L21/762 H01L33/00

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

IPK 7 H01L H01L

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)


EPO-Internal

Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
γ .	WO 02/33760 A (HAERLE VOLKER; HAHN BERTHOLD (DE); BADER STEFAN (DE); EISERT DOMINIK) 25. April 2002 (2002-04-25) das ganze Dokument	1-16
Y	WO 02/37556 A (COMMISSARIAT ENERGIE ATOMIQUE; ASPAR BERNARD (FR); JALAGUIER ERIC (FR) 10. Mai 2002 (2002-05-10) das ganze Dokument	1–16
Y	WO 02/43112 A (GHYSELEN BRUNO; LETERTRE FABRICE (FR); S O I TEC SILICON ON INSULATOR) 30. Mai 2002 (2002-05-30) das ganze Dokument	1–16
A	US 2003/113983 A1 (HENLEY FRANCOIS J ET AL) 19. Juni 2003 (2003-06-19) das ganze Dokument	1

weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen	X Siehe Anhang Patentfamilie
 Besondere Kategorien von angegebenen Veröffentlichungen : "A" Veröffentlichung, die den aligemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist 	"T" Spätere Veröffentlichung, die nach dem Internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verstünd.
Anmeldedatum veröffentlicht worden ist	Erfindung zugrundellegenden Prinzips oder der ihr zugrundellegenden Theorie angegeben ist
veröhlerinichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Rechembenbericht gesetzt.	"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkelt beruhend betrachtet werden
ausgeführt) "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht Veröffentlichung, die vor dem Internationalen Anmelderdatum aber nach	kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorle in Verbindung gebracht wird und diese Verbindung für einen Fachmann gebilberen wird und
Datum des Abschlusses der Internationalen Recherche	*&" Veröffentlichung, die Mitglied derselben Patentfamilie ist Absendedatum des internationalen Recherchenberichts
14. Oktober 2004	27/10/2004
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	Bevollmächtigter Bediensteter
19l. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Rodriguez-Gironés, M
Formblatt PCT/ISA/210 (Blatt 2) (Januar 2004)	



tegorie°	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezeichnung der Veröffentlichung soweit erforderlich vollen Australien	
	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommend	den Teile Betr. Anspruch Nr.
	EP 1 244 139 A (MATSUSHITA ELECTRIC IND CO LTD) 25. September 2002 (2002-09-25) Absatz '0029! - Absatz '0040!	8-10
1		



Im Recherchenbericht	Im Recherchenbericht Datum der		T/DE2004/001329		
angeführtes Patentdokumen		Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
WO 0233760	Α	25-04-2002	DE	10051465 A1	02-05-2002
			CN	1426603 T	25-06-2003
			CN	1471733 T	28-01-2004
			WO	0182384 A1	01-11-2001
			WO	0233760 A1	25-04-2002
			EP	1277240 A1	22-01-2003
			ΕP	1327267 A1	16-07-2003
			JP	2003532298 T	28-10-2003
			JP	2004512688 T	22-04-2004
			TW	567616 B	21-12-2003
			TW	513818 B	11-12-2002
			US	2004056254 A1	25-03-2004
			US	2004033638 A1	19-02-2004
WO 0237556	Α	10-05-2002	FR	2816445 A1	10-05-2002
			AU	2373502 A	15-05-2002
			CN	1473361 T	04-02-2004
			EP	1344249 A1	17-09-2003
			MO	0237556 A1	10-05-2002
			JP	2004513517 T	30-04-2004
			TW	513752 B	11-12-2002
			US 	2004014299 A1	22-01-2004
WO 0243112	A	30-05-2002	FR	2817394 A1	31-05-2002
			ΑU	2203602 A	03-06-2002
			CN	1478295 T	25-02-2004
			EP	1344246 A2	17-09-2003
	•		WO	0243112 A2	30-05-2002
			JP	2004517472 T	10-06-2004
			TW	536728 B	11-06-2003
			US 	2004029359 A1	12-02-2004
US 2003113983	A1	19-06-2003	US	2001026997 A1	04-10-2001
			US	6284631 B1	04-09-2001
			US	6033974 A	07-03-2000
			US	6291313 B1	18-09-2001
			US	5994207 A	30-11-1999
			US	6448152 B1	10-09-2002
			AU	7685198 A	08-12-1998
			CA	2290104 A1	19-11-1998
			CN	1255237 T	31-05-2000
			EP	0995227 A1	26-04-2000
			JP	2001525991 T	11-12-2001
			MO	9852216 A1	19-11-1998
			US	6391740 B1	21-05-2002
			US	6013567 A	11-01-2000
			US	6511899 B1	28-01-2003
			US	2002115264 A1	22-08-2002
			US	2002055266 A1	09-05-2002
			US	6048411 A	11-04-2000
			US	6159824 A	12-12-2000
			US	5985742 A	16-11-1999
			US	6146979 A	14-11-2000
			US	6013563 A	11-01-2000
			US	6010579 A	04-01-2000
			US	6159825 A	12-12-2000
					12 12-2000
			US US	6155909 A 6245161 B1	05-12-2000 12-06-2001

Angaben zu Veröffentil gen, die zur selben Patentfamilie gehören



				_
Im Recherchenbericht ngeführtes Patentdokument	Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 2003113983 A	1	US US US US US US US US US	6162705 A 6290804 B1 2002081823 A1 6413837 B1 6528391 B1 6187110 B1 6294814 B1 2002106870 A1 6558802 B1 6335264 B1 6458672 B1 2002056519 A1	19-12-2000 18-09-2001 27-06-2002 02-07-2002 04-03-2003 13-02-2001 25-09-2001 08-08-2002 06-05-2003 01-01-2002 01-10-2002 16-05-2002
EP 1244139 A	25-09-2002	EP JP US	1244139 A2 2003007616 A 2002137248 A1	25-09-2002 10-01-2003 26-09-2002